- Tài khoản và mật khẩu chỉ cung cấp cho sinh viên, giảng viên, cán bộ của TRƯỜNG ĐẠI HỌC FPT
- Hướng dẫn sử dụng: Xem Video .
- Danh mục tài liệu mới: Tại đây .
- Đăng nhập : Tại đây .
SỐ LƯỢT TRUY CẬP


accurate visitors web counter
Visits Counter
FPT University|e-Resources > Bài báo khoa học (Scientific Articles) > Articles published by FPT lecturers >
Please use this identifier to cite or link to this item: http://ds.libol.fpt.edu.vn/handle/123456789/2053

Title: Méthode de test et conception en vue du test pour les réseaux sur puce asynchrones: application au réseau ANOC
Authors: Tran, Xuan Tu
Keywords: Logique asynchrone QDI
Architecture de communication
Testabilité
Conception en Vue du Test
CVT
Méthodologie de test
Système sur Puce
Réseau sur puce
Localement Synchrone
Globalement Asynchrone
Logique asynchrone QDI
Issue Date: 12-Feb-2008
Publisher: 2008/2/12
Abstract: Les réseaux sur puce (NoC: Network on Chip) et les architectures GALS (Globalement Asynchrone–Localement Synchrone) sont deux nouveaux paradigmes de communication pour les systèmes sur puce (SoC: System on Chip). Ces paradigmes ont conduit à la création de réseaux sur puce asynchrones. Cependant, faute de méthodologies et d'outils de test adaptés, le test de production des réseaux sur puce asynchrones constitue un grand défi pour la mise sur le marché de ces systèmes. L'objectif de cette thèse est de proposer ...
Description: 177 pages
URI: http://ds.libol.fpt.edu.vn/handle/123456789/2053
Appears in Collections:Articles published by FPT lecturers

Files in This Item:

File Description SizeFormat
TuTX17.pdfFree4.92 MBAdobe PDF book.png
View/Open

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

 

  Collections Copyright © FPT University

FSE Hoa Lac Library

Add : Room 107, 1st floor, Hoa Lac campus, Km28 Thang Long Avenue, Hoa Lac Hi-Tech Park

Office tel: + 844.66805912  / Email :  thuvien_fu_hoalac@fpt.edu.vn

 - Feedback